動かしてわかるCPUの作り方 第4～6講
第4講 論理回路の基礎を復習する
特筆すべきことなし。
第5講 ハードウェア記述言語のVHDL を用いて回路を表現する
この章は検証が難しい。というのも、回路の記述例は多数あるのだが、テストベンチがないためにシミュレーションができない（テストベンチは次章の最後のほうに登場する）。なお、付録にもそういった記述はない。章構成としてここに入れるのがベターであることは理解できるが、手を動かして理解するという点では難がある。
第6講 FPGA 評価ボード上で簡単な回路を動作させる
基本的に読み物。Altera (Intel)のCyclon Vを搭載しているDE0-CVというFPGA評価ボードを対象としている。FPGAの内部構造についても簡単に触れているが、かならずしも詳細まで理解させようという意図は無い様子。FPGA評価ボードの入出力（スイッチや7セグ）については、回路レベルで紹介されており、その点では読み応えが多少ある。
GHDLの導入
書籍の前提に従ってQuartus Primeをインストールすれば話は早いのだが、かなり巨大なソフトウェアなのでインストールをためらっている。そもそも実機を持っていないので、そこまでやる必要性も感じていない。一方で、シミュレーションはしてみたい。そこで、VHDL対応のOSSであるGHDLをインストールして検証した。また、波形の表示にはGTKWaveを利用した。いずれもWindows環境である。
P.157 図 6-20 30行目 prot_mapはport mapの間違い。
GHDLはコンパイルとシミュレーションの動作を引数で切り替えるので、ちょっと最初は戸惑う。とはいえ、分かってしまえば、それほど難しくない。
VHDLは方言が多いらしい。GHDLはIEEE標準に厳格であるため、書籍のとおりにテストベンチを書くとエラーとなる。synopsys方言を有効にし、さらに-fexplicitオプションを有効にする必要がある。
